LIQUID CRYSTAL DISPLAY DEVICE

Publication number: JP10301544

Publication date:

1998-11-13

Inventor:

YOSHIDA TETSUYA: KOGA KOICHI

Applicant:

NIPPON ELECTRIC CO: ROHM CO LTD

Classification:

- international:

G02F1/133; G09G3/20; G09G3/36; G02F1/13;

G09G3/20; G09G3/36; (IPC1-7): G09G3/36; G02F1/133


- European:

Application number: JP19970127975 19970501 Priority number(s): JP19970127975 19970501

Report a data error here

Abstract of JP10301544

PROBLEM TO BE SOLVED: To make various control signals for driving an LCD generated easily and to make a display screen hardly affected by the fluctuation of the period of a data enable signal by generating the driving pulse of the start of a horizontal display in accordance with the counted value of a counter. SOLUTION: A delay circuit 22, an AND gate 28 and an inverter 29 constitute a reset signal generating circuit resetting a horizontal counter 24 in a period when a data enable signal is not generated in accordance with the coincidence detection signal of a coincidence detecting circuit 27. The detecting of an coincidence is performed in accordance with the counted value stored in a register 26 even in a period when the data enable signal is not generated by providing this reset signal generating circuit and the counter can be reset by the reset signal generating circuit. As a result, the driving palse of the start of the horizontal display can be generated even in the period when the data enable signal is not generated, that is, in the period of an interval from the display period or an certain screen is completed till a next screen display is started.



Lares

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出臘公開番号

5

特開平10-301544

(43)公開日 平成10年(1998)11月13日

(51) Int.Cl.6		兼別記号	FΙ		
G09G	3/36		G 0 9 G	3/36	
G02F	1/133	505	G 0 2 F	1/133	50

審査請求 未請求 請求項の数3 FD (全 7 頁)


(21)出願番号	特顯平9 -127975	(71)出顧人 000004237
		日本電気株式会社
(22)出顧日	平成9年(1997)5月1日	東京都港区芝五丁目7番1号
		(71)出願人 000116024
		口一厶株式会社
		京都府京都市右京区西院溝崎町21番地
		(72)発明者 吉田 哲也
		京都市右京区西院灣崎町21番地 ローム株
		式会社内
		(72)発明者 古賀 弘一
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(74)代理人 弁理士 梶山 佶是 (外1名)

(54) 【発明の名称】 液晶表示装置

(57)【要約】 (修正有)

【課題】プロセッサ側からのデータイネーブル信号とドットクロックとに応じてLCD駆動のための各種制御信号を生成でき、データイネーブル信号の期間の変動に影響を受け難い液晶表示装置を提供する。

【解決手段】ドットクロックとデータイネーブル信号とを受けて駆動信号を生成する液晶表示装置において、データイネーブル信号の前縁を検出する検出回路21と、検出信号に応じてリセットされてデータイネーブル信号の前縁から次の同信号の前縁までの期間のドットクロックをカウントするカウンタ24と、これがリセットされる手前でカウント値を記憶するレジスタ26と、これとカウンタのカウント値の一致を検出する一致検出回路27と、一致検出信号に応じてデータイネーブル信号が発生しない期間においてのみカウンタをリセットするリセット信号を発生するリセット信号発生回路とを備える。



【特許請求の範囲】

【請求項1】ドットクロックと、表示データとともに発 生するデータイネーブル信号とを受けて液晶表示パネル に対する駆動信号を生成する液晶表示装置において、 データイネーブル信号の前縁を検出する検出回路と、 この検出回路の検出信号に応じてリセットされて前記デ ータイネーブル信号の前縁から次に発生する前記データ イネーブル信号の前縁までの期間における前記ドットク ロックをカウントするカウンタと、

このカウンタがリセットされる手前でこのカウンタのカ ウント値を記憶するレジスタと、

このレジスタのカウント値と前記カウンタのカウント値 との一致を検出する一致検出回路と、

この一致検出回路の一致検出信号に応じて前記データイ ネーブル信号が発生しない期間においてのみ前記カウン タをリセットするリセット信号を発生するリセット信号 発生回路とを備え、前記カウンタのカウント値に応じて 水平表示スタートの駆動パルスが生成される液晶表示装

【請求項2】 さらに前記検出回路の検出信号を遅延する 20 遅延回路を有し、前記カウンタは、この遅延回路の信号 に応じてリセットされて前記データイネーブル信号の前 縁から次に発生する前記データイネーブル信号の前縁ま での期間における前記ドットクロックをカウントするも のであり、前記遅延回路の遅延時間が前記データイネー ブル信号についての前記カウント値の標準的な値とその 最大値との差値よりも大きく設定され、前記リセット信 号発生回路は、前記一致検出信号と前記データイネーブ ル信号を反転した信号と受ける論理積回路であって、こ の論理積回路の出力が前記遅延回路の出力と論理和が採 30 られて前記カウンタのリセット端子に送出される請求項 1 記載の液晶表示装置。

【請求項3】前記レジスタに記憶される前記カウント値 が1画面表示期間における前記データイネーブル信号に ついての最大カウント値である請求項2記載の液晶表示 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、液晶表示装置に 応じて発生するプロセッサ側からのデータイネーブル信 号(DE)とドットクロック(DCLK)とに応じて水 平表示スタートの駆動パルス (HSP) を初めとして、 LCDパネル駆動のための各種制御信号を生成すること が容易にでき、データイネーブル信号の期間の変動が表 示画面に影響を与えないような液晶表示装置に関する。 [0002]

【従来の技術】近年、コンピュータの表示装置として、 CRTディスプレイとともにカラー液晶表示装置(LC D) が一般化されているが、この種のLCDにあって。

は、LCDパネルの電極駆動回路に水平表示スタートの 駆動パルス等の駆動信号と表示データとを送出する表示 制御回路が内蔵されている。この表示制御回路は、パー ソナルコンピューダ本体に内蔵されたプロセッサ(ある いはメインコントローラ)からバス等を介して表示デー タ (DATA) とともに、表示データが有意であること を示すデータイネーブル信号とドットクロック、水平同 期信号(HSYC)、そして垂直同期信号(VSYC)等を受 けて水平表示スタートの駆動パルス等の駆動信号を生成 10 する。この種の表示制御回路としては、例えば、特開平 - 8-160922号を挙げることができる。ところで、 先のデータイネーブル信号は、水平同期信号がHIGH レベル (以下 "H") の期間の間 (水平同期信号と水平 同期信号の間の輝度信号の期間)、表示モードに応じて そのドットクロック数に対応する期間だけ有意になる信 号であり、例えば、この期間の間"H"になる。このデ

[0003]

【発明が解決しようとする課題】この種の表示制御回路 は、配線数や端子数が増加する傾向にある。また、水平 走査周波数が高くなるにつれてドットクロックの周波数 も高くなり、配線数の増加がクロストークやS/N比の 低下をまねく。このようなことかから、配線の低減のた めに、水平同期信号,垂直同期信号を受けることなく、 データイネーブル信号DEとドットクロックDCLKの みにより、水平表示スタートの駆動パルス(HSP)を はじめとする各種制御信号を生成することが考えられて

ータイネーブル信号に応じて表示データがドットクロッ

クとともに走査の線順次に表示制御回路に供給される。

【0004】このような考え方に近いものが、先の特開 平8-160922号に示される表示制御回路である。 これは、スタートパルス発生回路を表示制御回路に内蔵 させて、データイネーブル信号とドットクロック、水平 同期信号(HSYC)、そして垂直同期信号(VSYC)を受 けて水平、垂直のスタートパルス等を生成する。この回 路では、水平のスタートパルスに基づいて水平表示スタ ートの駆動パルス等の駆動信号を生成しているが、この 回路における水平スタートパルスの生成がデータイネー ブル信号とドットクロックに応じて行われている。その 関し、詳しくは、プログラムによる表示モードの設定に 40 ためにデータイネーブル信号が断線等で消失した場合に は、水平スタートパルスが生成できない。そこで、水平 表示スタートの駆動パルスも発生できなくなる。この間 題を解決するために、この回路では、1つ前に発生した 水平スタートパルスのタイミングでドットクロック計数 回路の計数値を記憶しておき、次のドットクロック計数 回路の計数値と記憶した計数値との一致を採ってドット クロック計数回路をリセットするようにしている。この ようにすることでデータイネーブル信号がなくても、ド ットクロックを記憶した計数値まで計数させて自己リセ 50 ットすることができる。これにより、断線前のドットク

-2-

ロック計数回路の値を記憶値としてドットクロック計数 回路を循環的に計数させて、このドットクロック計数回 路の計数値に応じて水平表示スタートの駆動パルスを生 成している。

【0005】しかし、このような回路では、安全性を確 保するためにドットクロック計数回路のリセットを二重 に行っているため、表示画面にジッタが発生する問題が 生じる。すなわち、一致検出回路により記憶値と現在値 との一致を採ってリセット信号を発生させ、これとは別 に水平スタートパルスによりリセット信号を発生させて 10 間においてもレジスタに記憶されたカウント値に応じて ドットクロック計数回路を二重にリセットしている。そ こで、このような二重化をすると、データイネーブル信 号の期間が正確なものではないので水平同期信号ほど正 確なタイミングを採り難く、水平表示スタートの駆動パ ルスの発生タイミングが狂って表示画面にジッタが発生 して表示が乱れる問題がある。さらに、従来から水平同 期信号は、データイネーブル信号がない期間においても 発生させていて、LCDパネル側のドライブ回路は、通 常、データイネーブル信号の有無とは関係なしに、水平 表示スタートの駆動パルスを所定の周期で受けて動作す 20 るようになっている。そのため、データイネーブル信号 についての線の断線とは関係なしにデータイネーブル信 号がない期間においても水平表示スタートの駆動パルス を発生させることが必要になる。この発明の目的は、こ のような問題点を解決するものであって、プログラムに よる表示モードの設定に応じて発生するプロセッサ側か らのデータイネーブル信号とドットクロックとに応じて 水平表示スタートの駆動パルスを初めとして、LCD駆 動のための各種制御信号を生成することが容易にでき、 データイネーブル信号の期間の変動が表示画面に影響を 30 与えない液晶表示装置を提供することにある。

[0006]

【課題を解決するための手段】このような目的を達成す るためのこの発明の液晶表示装置の特徴は、ドットクロ ックと、表示データとともに発生するデータイネーブル 信号とを受けて液晶表示パネルに対する駆動信号を生成 する液晶表示装置において、データイネーブル信号の前 縁を検出する検出回路と、この検出回路の検出信号に応 じてリセットされてデータイネーブル信号の前縁から次 に発生するデータイネーブル信号の前縁までの期間にお 40 けるドットクロックをカウントするカウンタと、このカ ウンタがリセットされる手前でこのカウンタのカウント 値を記憶するレジスタと、このレジスタのカウント値と カウンタのカウント値との一致を検出する一致検出回路 と、この一致検出回路の一致検出信号に応じてデータイ ネーブル信号が発生しない期間(この期間は表示データ によるある画面表示が終了して次の画面表示までの間の 期間であって、データイネーブル信号が一時的に無意と なり存在しない期間、例えば、"H"有意でLOWレベ ル (以下 "L") になり、再び "H" になるときの、

"L"の期間ではない。) においてのみカウンタをリセ

ットするリセット信号を発生するリセット信号発生回路 とを備えていて、カウンタのカウント値に応じて水平表 示スタートの駆動パルスが生成されるものである。

[0007]

【発明の実施の形態】このように、一致検出回路の一致 検出信号に応じてデータイネーブル信号が発生しない期 間にカウンタをリセットするリセット信号発生回路を設 けることにより、データイネーブル信号が発生しない期 一致検出がなされ、リセット信号発生回路によりカウン タをリセットすることができる。これによりデータイネ ーブル信号が発生していない期間、言い換えれば、ある 画面表示期間が終了してから次の画面表示が開始される までの間の期間においてもの水平表示スタートの駆動パ ルスを生成することができる。したがって、データイネ ーブル信号が発生していないことにより画面が乱れるこ ともなく、また、LCDパネル側は、従来の駆動回路を そのまま使用することができる。

【0008】さらに、リセット信号発生回路は、データ イネーブル信号が発生しない期間にのみリセットパルス を発生するので、データイネーブル信号の前縁を検出す る検出回路の検出信号との重複するリセットがない。そ のため表示画面にジッタが発生しない。なお、前記の構 成に従えば、LCD画面の表示ドット数よりも若干小さ い表示モードのときにも、外側が黒枠表示になって、安 定な画面表示を行うことができる。

[0009]

【実施例】図1は、この発明の液晶表示装置を適用した 一実施例のブロック図、図2は、図1の回路の動作を説 明するタイミングチャート、図3は、この発明の液晶表 示装置を適用した他の実施例のブロック図である。10 は、LCDであって、1は、そのLCD表示制御回路で ある。LCD表示制御回路1は、水平表示制御回路2、 垂直表示制御回路3とからなり、LCDパネル4を駆動 する。LCDパネル4は、ソースドライバ(水平電極駆 動回路) 41とゲートドライバ(垂直電極駆動回路) 4 2、そして液晶パネル部43とからなる。水平表示制御 回路2は、水平表示スタートの駆動パルスHSPと水平 クロックHCK、データラッチパルスDLP、表示デー タHDATA等をソースドライバ41に送出する。ソー スドライバ41は、これら信号を受けて水平クロックH CKに応じて表示データHDATAを1水平ライン分受 けて、内部レジスタにセットし、データラッチパルスD LPに応じて内部レジスタのデータを各表示水平ドット に対応してパラレルにドライバに出力することで各デー 夕電極を駆動する。

【0010】ゲートドライバ42は、各種駆動制御信号 発生回路30 (後述) から発生する垂直スタートの駆動 50 パルスVSPと、垂直クロックVCKとを受けて、垂直

2に送出する。

スタートの駆動パルスVSPをシフトレジスタにセット して垂直クロックVCKに応じてそれを順次シフトする ことで垂直電極を1本づつ順次駆動していく。LCD表 示制御回路1は、パーソナルコンピュータ本体に内蔵さ れたプロセッサ (あるいはメインコントローラ) 側から バス5を介して表示のためのデータDATA (例えば1) 8ビットシリアル)とデータイネーブル信号DEとドッ トクロックDCLKとを受ける。なお、18ビットのデ ータは、カラーLCDの場合に、R, G, Bの各色別の 場合である。これらの信号は、水平表示制御回路2に入 力される。水平表示制御回路2は、データイネーブル信 号DEの立上がり検出回路21と、遅延回路22、OR ゲート23と、水平カウンタ24、デコーダ25、レジ スタ26、一致検出回路27、ANDゲート28、イン バータ29、各種駆動制御信号発生回路30、遅延回路 31、そして18ビット×2ビットパラレルデータ変換 部32とからなる。

【0011】ドットクロックDCLKは、表示モードに あって、通常、そのディーティ比が50%のパルスであ る。例えば、800×600ドットの場合では、データ イネーブル信号DEが"H"の期間に800ドット分の ドットクロックが発生する周期を持っている。640× 480では、それが640ドットになる。このドットク ロックDCLKは、端子20aから水平カウンタ24と 遅延回路22に入力される。水平カウンタ24は、ドッ トクロックDCLKをリセットされるまでカウントし、 リセットされた後に再びカウントする。

【0012】データイネーブル信号DEは、図2(a) に示す信号であり、端子20bを経て立上がり検出回路 21に入力される。検出回路21は、その立ち上がりを 検出して検出パルスDE'を発生する(図2(b)参 照)。検出パルスDE'は、遅延回路22に入力され る。遅延回路22は、一方の入力に受けたドットクロッ クDCLKに応じてこの検出パルスDE'をあらかじめ 設定されたドット数分 (図2 (c) の遅延量D参照) 遅 延させる。その遅延出力パルスDDE'は、ORゲート 23を経て水平カウンタ24のリセット端子Rにリセッ トパルスRSTとして入力される。これにより水平カウ 40 ンタ24の値がリセットされる。また、遅延出力パルス DDE'は、レジスタ26の端子Lにロード信号として 入力され、水平カウンタ24のカウント値のラッチ信号 になる。その結果、リセットされる手前で水平カウンタ 24のカウント値がレジスタ26に記憶される。

【0013】水平カウンタ24は、Nビットであり、そ の所定の桁位置出力がデコーダ25と各種駆動制御信号 発生回路30とに加えられる。さらに全桁位置の出力が レジスタ26と一致検出回路27とに送出される。デコ

出力され、ソースドライバ41に送出される。なお、デ コーダ25は、水平カウンタ24の桁出力の論理積条件 によって、例えば、リセットから5ドットクロック分、 水平カウンタ24がドットクロックDCLKをカウント したときに水平スタートの駆動バルスHSPを発生す る。各種駆動制御信号発生回路30もデコーダ25と同 様なデコーダと論理回路とからなり、ドットクロックD CLKと水平カウンタ24のカウント値とを受けて水平 クロックHCKとラッチパルスDLPとを生成し、これ 輝度データを6ビットとして約26000色を表示する 10 らをソースドライバ41に送出する。また、各種駆動制 御信号発生回路30は、垂直スタートの駆動パルスVS Pと垂直クロックVCKとを生成してゲートドライバ4

【0014】レジスタ26は、図2 (c)に示す遅延出 カパルスDDE'に応じて水平カウンタ24のカウント 値T、あるいはT+αを記憶する(図2(d)参照)。 なお、カウント値Tは、データイネーブル信号DEの標 準的な期間に対応してのカウント値であり、カウント値 T+αは、この期間が延びた場合のカウント値である。 応じた水平走査周波数により決定される周期のバルスで 20 一致検出回路27は、現在の水平カウンタ24の1つ手 前のカウント値と現在のカウント値との一致検出をす る。1つ手前のカウント値は、1つ前の遅延出力パルス DDE'のタイミングでレジスタ26に記憶されたカウ ント値である。これらが一致したときに一致検出回路2 7は一致検出信号HRSTを発生する(図2 (e) 参 照)。この一致検出信号HRSTは、ANDゲート28 の一方の入力、そしてORゲート23を介して水平カウ ンタ24のリセット端子にリセットパルスRSTとして 入力される。すなわち、一致検出信号は、水平カウンタ 30 24のリセット信号にされる。しかし、これがリセット 信号として有意になるのは、ANDゲート28が開いて いるときである。

> 【0015】ANDゲート28の他方の入力は、インバ ータ29を介してデータイネーブル信号DEを入力端子 20 a を経て受ける。そこで、データイネーブル信号D EがLOWレベル(以下"L")のときでないと、AN Dゲート28は開かない。データイネーブル信号DEが "H" のときには、インバータ29の出力が "L" とな るからである。データイネーブル信号DEが"L"とな るのは、データイネーブル信号DEと次のデータイネー ブル信号DEの間と、プロセッサ側が表示データを出力 していない、次の画面表示までの画面無表示の期間とき に限られる。そして、ANDゲート28が開いたときに はその出力信号HRSTaを発生する(図2(f)参

【0016】ここで、一致検出信号HRSTが発生する タイミングをデータイネーブル信号DEと次のデータイ ネーブル信号DEの間に入らないように、遅延回路22 の遅延量Dを選択的に設定する。もちろん、この遅延量 ーダ25からは水平表示スタートの駆動パルスHSPが 50 Dは、データイネーブル信号DEのそのときどきの期間 の変動を考慮して決定される。この期間の変動量をここ では、αとする。なお、αが負の場合 (データイネーブ ル信号DEの期間がカウント値Tより短く場合)には、 一致検出信号HRSTの発生が遅れるので次のデータイ ネーブル信号DEの"H"の期間に入ることになる。し たがって、これは必ず阻止される。問題は、期間Tが延 びた場合に一致検出信号HRSTを阻止するように遅延 量Dを決定することである。この遅延量Dは、ここで は、 $D > \alpha$ に設定される。ただし、この値 α は、データ イネーブル信号DEの標準的な期間のカウント値Tに対 10 してデータイネーブル信号DEが延びる最大期間のカウ ント値TMとの差であって、α=TM-Tである。

【0017】このように遅延量D(>α)に設定すれば 一致検出信号HRSTは、データイネーブル信号DEが "H"の期間において阻止されてANDゲート28から 出力信号HRSTaが発生しない。言い換えれば、デー タイネーブル信号DEが発生する期間(これは、データ 表示期間であって、一致検出信号の阻止期間になる。) は、一致検出信号HRSTが阻止される。これによりプ ロセッサ側が表示データを出力していないときに次の画 20 面表示まで表示をしない期間に限って一致検出信号HR STに基づいてANDゲート28から出力信号HRST aを発生させることができる。このときには、もちろ ん、データイネーブル信号DEがないので、立上がり検 出回路21から検出パルスDE'は発生しない。したが って、これによる水平カウンタ24のリセットパルスR STは発生しない。これにより先の特開平8-1609 22号のように<u></u>重にリセットパルスRSTが発生する ようなことはない。その結果、図2 (g) に示すような リセットパルスRSTを得ることができる。

【0018】すなわち、先の特開平8-160922号 のような回路構成を採ると、遅延回路22と一致検出信 号HRSTによるリセットを阻止する回路 (ANDゲー ト28とインバータ29)とのがないために、図2

(h) に示すように、リセットパルスRSTが近接して 2回発生することになる。この点、この実施例の回路で は、データイネーブル信号DEがあるときに、一致検出 信号IIRSTを阻止する回路を設けているので、データ イネーブル信号が発生する期間(表示データによるある 画面表示が行われている期間)の間一致検出信号HRS 40 Tが阻止される。すなわち、図2(e)に示すように、 データイネーブル信号DEがあるときの一致検出信号H RSTは、阻止されてリセットパルスRSTとして現れ てこない (図2 (g) 参照)。しかも、データイネーブ ル信号DEが発生しなくなってもリセットパルスRST は、レジスタ26に記憶されたカウント値に対応する所 定の周期で発生し続ける(図2 (e)参照)。言い換え れば、ある画面表示が終了して次の画面表示までの間の 期間(データイネーブル信号が一時的に無意となり存在

"L") になり、再び "H" になるときの、 "L" の期 間ではない。)においてリセットパルスRSTが出力信 号HRSTaにより発生する。

【0019】この回路では、遅延量Dにより水平カウン タ24は、いずれか一方の信号からリセットを受けるだ けで、二重のリセットは起こらない。しかも、データイ ネーブル信号DEがない場合にもドットクロックDCL Kに応じて、水平カウンタ24は、データイネーブル信 号DEがなくなる手前において記憶されたレジスタ26 のカウント値を上限として循環的にカウント動作を続け ていく。これによって、水平表示スタートの駆動パルス HSPやその他の駆動パルスは発生し続ける。その結 果、ソースドライバ41とゲートドライバ42とは、従 来の回路をそのまま用いて動作させることができる。と ころで、18ビット×2ビットパラレルデータ変換部3 2は、シリアル入力された各6ビットのR, G, Bを遅 延回路を通し、パラレルに変換する。

【0020】図3は、データイネーブル信号DEの期間 のうち最大期間に対応するカウント値をレジスタに記憶 し、データイネーブル信号DEの信号が発生しない期間 の間発生する一致検出信号HRSTを、データイネーブ ル信号DEの最大期間に対応させて発生するようにした 実施例である。図3においては、レジスタ26aがレジ スタ26と並列に設けられている。さらにレジスタ26 aとレジスタ26との値のうち大きい方を出力する大値 検出回路34が設けられている。また、一致検出回路2 7への入力は、レジスタ26aの出力値が採用されてい る。また、レジスタ26aは、大値検出回路34の出力 を受けてリセットパルスRSTに応じてそれを記憶す 30 る。さらに、レジスタ26aの値は、各種駆動信号発生 回路30において生成された垂直表示スタートの駆動パ ルスVSPを受けてリセットされる。これにより1表示 画面ごとに新しい最大値が選択され、データイネーブル 信号DEの信号が発生しない期間、言い換えれば、1画 面の表示を行わない次の画面表示までの間の期間におい て、最大値に応じて発生する一致検出信号HRSTに基 づいて水平カウンタ24に対するリセットパルスRST を発生する。

【0021】このような構成においては、レジスタ26 aには、1画面分の表示期間においてデータイネーブル 信号DEが最大となる期間がレジスタ26aに記憶され てデータイネーブル信号DEが発生していない期間、す なわち、表示画面の終了から次の表示画面の表示までの 間の期間に入る。そして、このデータイネーブル信号D Eが発生しない期間では、この最大期間に合わせた周期 でリセットパルスRSTが発生する。このようにする利 点は、次の画面の表示期間における乱れを防止するため である。すなわち、データイネーブル信号DEが発生し ていないの期間の間、レジスタ26のカウント値に従う しない期間、例えば、"H"有意でLOWレベル(以下 50 周期でリセットパルスRSTがいくつも発生すると、こ

10

のいくつも発生するリセットパルスRSTの周期が万が 一短いと、トータルとして次の画面表示期間の開始時点 で手前にリセットパルスRSTの位置がずれることがあ る。これにより表示画面が乱れる。しかし、一致検出信 号HRSTを最大期間に合わせておけば、次の画面の表 示期間においては、一致検出信号HRSTの発生タイミ ングが遅れることで次の画面の表示期間の最初のデータ イネーブル信号DEの信号の"H"の期間に確実に入 り、一致検出信号HRSTが確実に阻止され、一致検出 信号HRSTによるリセットパルスRSTは発生しない からである。

【0022】以上説明してきたが、実施例の遅延回路22と、ANDゲート28、そしてインバータ29とは、この発明における一致検出回路の一致検出信号に応じてデータイネーブル信号が発生しない期間に水平カウンタ25をリセットするリセット信号発生回路を構成している。しかし、この発明によるリセット信号発生回路は、データイネーブル信号が発生しない期間、言い換えれば、現在の画面表示期間と次の画面表示期間との間の期間にのみ一致検出信号に応じてリセット信号を発生する20ような回路であればどのような回路であってもよい。

[0023]

【発明の効果】以上説明してきたように、この発明にあっては、一致検出回路の一致検出信号に応じてデータイネーブル信号が発生しない期間にカウンタをリセットするリセット信号発生回路を設けることにより、データイネーブル信号が発生しない期間においてもレジスタに記憶されたカウント値に応じて一致検出がなされ、リセット信号発生回路によりカウンタをリセットすることができるので、データイネーブル信号が発生していない期

間、言い換えれば、ある画面表示期間が終了してから次の画面表示が開始されるまでの間の期間においてもの水平表示スタートの駆動パルスを生成することができる。その結果、データイネーブル信号が発生していないことにより画面が乱れることもなく、また、LCDパネル側は、従来の駆動回路をそのまま使用することができる。しかも、データイネーブル信号が存在する期間とデータイネーブル信号が存在しない期間をデータイネーブル信号のレベルにより区別し、同様にリセット信号を区別し生成じているため、データイネーブル信号の期間の変動の影響を受け難い。

【図面の簡単な説明】

(6)

【図1】図1は、この発明の液晶表示装置を適用した一 実施例のブロック図である。

【図2】図2は、図1の回路の動作を説明するタイミングチャートである。


【図3】図3は、この発明の液晶表示装置を適用した他の実施例のブロック図である。

【符号の説明】


1…LCD表示制御回路、2…水平表示制御回路、3… 垂直表示制御回路、4…LCDパネル、5…バス、10 …LCD、21…立上がり検出回路、22,31…遅延 回路、23…ORゲート、24…水平カウンタ、25… デコーダ、26…レジスタ、27…一致検出回路、28 …ANDゲート、29…インバータ、30…各種駆動制 御信号発生回路、32…18ビット×2ビットバラレル データ変換部、34…大値検出回路、41…ソースドラ イバ(水平電極駆動回路)、42…ゲートドライバ(垂 直電極駆動回路)、43…液晶パネル部。

図1]

30



[図2]



[図3]

